d触发器实验报告总结(d触发器实验报告总结心得)
d触发器原理 D触发器的工作原理
1、SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时(SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效),不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当SD=0且RD=1(SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下：
2、CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5非=D非。2.当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D非，Q4=Q6非=D。由基本RS触发器的逻辑功能可知，Q=Q3非=D。
3、触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在1状态和阻止触发器变为0状态的作用,故该反馈线称为置1维持线,置0阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在0状态的作用，称作置0维持线；Q4输出至G3输入的反馈线起到阻止触发器置1的作用,称为置1阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。
利用触发器设计时序逻辑电路实验内容是什么
￥
5
百度文库VIP限时优惠 现在开通,立享6亿+VIP内容
立即获取
触发器-时序逻辑电路实验报告
专业：
姓名：
学号：
日期：2010.5.19
地点：东三306 B-1
实验报告
课程名称：数字电子技术基础实验 指导老师：樊伟敏 成绩：__________________
实验名称：触发器应用实验 实验类型：设计类 同组学生姓名：__________
第 1 页
鼎阳示波器-广泛测试和教学场景方案
鼎阳数字示波器广泛应用于消费电子，通信，汽车电子，教育等领域，测试和教学方案丰富，产品涵盖入门级到高级系列，多种价格方案选择，进入鼎阳网站，在线选型报价
点击立即咨询，了解更多详情
咨询
鼎阳科技 广告
一、实验目的和要求（必填） 二、实验内容和原理（必填）
三、主要仪器设备（必填） 四、操作方法和实验步骤
五、实验数据记录和处理 六、实验结果与分析（必填）
七、讨论、心得
一、实验目的
1. 加深理解各触发器的逻辑功能，
第 2 页
掌握各类触发器功能的转换方法。
2. 熟悉触发器的两种触发方式（电平触发和边沿触发）及其触发特点。
3. 掌握集成J-K触发器和D触发器逻辑功能的测试方法。
4. 学习用J-K触发器和D触发器构成简单的时序电路的方法。
5. 进一步掌握用双踪示波器测量多个波形的方法。
二、主要仪器与设备
第 3 页
实验选用集成电路芯片：74LS00（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D触发器）、74LS107（双J—K 触发器），GOS-6051 型示波器，导线，SDZ-2 实验箱。
三、实验内容和原理
1、D→J-K的转换实验
①设计过程：J-K 触发器和D触发器的次态方程如下：
J-K 触发器：， D触发器：Qn+1=D
第 4 页
若将D 触发器转换为J-K触发器，则有：。
②仿真与实验电路图：仿真电路图如图1所示。操作时时钟接秒信号，便于观察。
图1
③实验结果：
J
K
Qn-1
Qn
功能
保持
1
1
1
置0
1
1
1
1
翻转
1
1
1
置1
1
1
第 5 页
2、D 触发器转换为T’触发器实验
①设计过程：D 触发器和T’触发器的次态方程如下：
D 触发器：Qn+1= D ， T’触发器：Qn+1=!Qn
若将D 触发器转换为T’触发器，则二者的次态方程须相等，因此有：D=!Qn。
②仿真与实验电路图：仿真电路图如图2 所示。操作时时钟接秒信号。
第 6 页
图2
③实验结果：发光二极管按时钟频率闪动，状态来回翻转。
3、J-K→D的转换实验。
①设计过程：J-K 触发器和D触发器的次态方程如下：
J-K 触发器：， D触发器：Qn+1=D
图3
若将J-K触发器转换为D触发器，则二者的次态方程须相等，因此有：
第 7 页
J=D，K=!D。
②仿真与实验电路图：
如图3所示。
③实验结果：符合D触发器的功能，D=1，发光二极管亮，Q=1;D=0,发光二极管不亮，Q=0。
4、J-K→T′的转换实验。
①设计过程：J-K 触发器和T’触发器的次态方程如下：
J-K 触发器：， T’触发器：Qn+1=!Qn
第 8 页
若将J-K 触发器转换为T’触发器，则二者的次态方程须相等，因此有：J=K=1
②仿真与实验电路图：仿真与实验电路图如图4所示。
图4
第 9 页
③实验结果：符合T′触发器的功能，发光二极管按时钟频率闪动，状态来回翻转。
5、用双D触发器设计一个单发脉冲发生器。
（1）手动单次脉冲发生器的测试：手控脉冲接逻辑开关，系列脉冲为秒脉冲信号，两个D 触发器的输出分别接发光二极管。
①实验原理：手动提供一个脉冲，此时第一个D触发器的输出为高电平，经过一个cp脉冲后，由于第二
第 10 页
个D触发器的输入是第一个D触发器的输出，所以其输出也为高电平，Q非为低电平，第一个触发器立刻置零，经过一个cp脉冲的时间，第二个触发器的输出也为低电平，数码管熄灭，亮的时间为一个cp脉冲的时间间隔。
②实验电路：实验电路图如图5 所示。
图5
图6
第 11 页
③实验结果：当手控脉冲输出一个脉冲信号时，单次脉冲发生器的输出端的输出一个秒脉冲信号。
（2）用示波器观察单次脉冲发生器工作状态：手控脉冲和系列脉冲都接1kHz 信号，用示波器观察CP、Q1、Q2 的波形。
①实验电路：实验电路图如图6所示。
②用示波器观察得到的实验波形如图7所示。
第 12 页
(a) CP端与Q1端波形图 (b) Q1端与Q2端波形图
整理上述两幅实拍波形图，绘制出CP、Q1、Q2 的波形如下图所示。
第 13 页
6、用D触发器设计一个4位移位寄存器电路并进行实验（移位寄存器要求能实现串行输入，并行输出与串行输出两种方式。
①设计过程：D触发器的输入为前一个触发器的输出，并且所有触发器使用同一个CP脉冲，串行输入的数据是从第一个D触发器输入。
第 14 页
②仿真与实验电路图：仿真与实验电路图如图7所示。
图7
③实验结果：4位数据实现了移位的并行和串行输出。
7、用J-K触发器设计一个双向时钟脉冲产生电路并进行实验
①设计过程：首先把J-K触发器设计成一个T’触发器，输出的结果和结果的非再与cp脉冲求与，就能实现双向时钟脉冲频率相同，相位不同。
第 15 页
②仿真与实验电路图：仿真与实验电路图如图8所示。
③实验结果：得到的双向时钟脉冲波形如图9。
图8
图9
第 16 页
8、用两片74LS74（4个D触发器）实现四路竞赛抢答器电路。输入为四个按钮S4S3S2S1、总清零端、10kHz时钟脉冲。输出为4路分别连接到LED指示灯。
①设计过程：4个D触发器总清零端接在一起，实现同时清零，并且不受cp脉冲的影响，没有抢答时，取4个D触发器输出的非，四个输出求与，得到的结果与cp脉冲求与，由于四个输出都为1，cp脉冲可以顺利加入四个触发器，当一个人抢答时，输出的非是0，四个输出求与
第 17 页
为0，阻止了cp脉冲的再次加入，此时改变其他D触发器的状态，都不能改变触发器的输出。实验要求cp脉冲的频率要比较高。
②仿真与实验电路图：仿真与实验电路图如图10所示。
图10
③实验结果：实现了抢答器的功能。
第 18 页
四、实验收获
1. 实验前应检查芯片的逻辑功能。接线时按照引脚功能逐步连接，线的颜色最好有所区分便于识别。
2. 该实验中，应注意触发器不用的清零、置数管脚都要接上相应的电平，防止影响触发器的功能。
3. 测试电路功能时，如果用电平指示器（发光二极管）观察，CP脉冲采用0.5s、1s脉冲信号或用逻辑开关，如果用示波器观察，CP脉冲采用1KHz。
第 19 页
4. 由于实验箱上1Hz、1KHz信号驱动能力有限，可在1KHz信号后接非门以增强驱动能力。
第 20 页
百度文库
搜索
利用触发器设计时序逻辑电路实验内容是什么
继续阅读本文档
APP内免费读全文
免费读触发器-时序逻辑...全文
APP
打印
导出为WORD
导出为PDF
发送至微信
版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领
页数说明：当前展示页数为百度文库重新排版后结果，原始文档共6页
相关文档
数字电路实验报告-触发器的基本逻辑功能
1051阅读 为你优选免费获取全文
实验4 时序逻辑电路的设计与测试
2228阅读免费获取全文
时序逻辑电路实验报告
1623阅读 宝藏文档免费获取全文
实验五 时序逻辑电路实验报告 计数器
2776阅读免费获取全文
触发器与时序逻辑电路
1114阅读免费获取全文
触发器-时序逻辑电路实验报告
6769阅读
时序逻辑电路实验报告
2847阅读
实验五 时序逻辑电路实验报告
2.9万阅读
数电实验 时序逻辑电路
3808阅读
查看更多
为您精选
触发器-时序逻辑电路实验报告
会员文档161篇
人气好文
数字电路实验报告-触发器的基本逻辑功能
1051人阅读
实验4 时序逻辑电路的设计与测试
2629人阅读
热门TOP
时序逻辑电路实验报告
1623人阅读
实验五 时序逻辑电路实验报告 计数器
1000人阅读
立即开通VIP
基于你的浏览为你整理资料合集
利用触发器设计时序逻辑电路实验内容是什么
文件夹
时序逻辑电路实验报告 - 百度文库
3.9分 2623阅读 85%用户都在看
时序逻辑电路测试及研究 实验报告(有数据) - 百度文库
3.9分 2.3万阅读 近期下载量飙升
触发器时序逻辑电路实验报告参考模板_图文 - 百度文库
4.3分 1129阅读
剩余10篇精选文档
APP内一键获取全部合集
2304人已获取
工具
收藏
APP获取全文
获取文档
下一篇
求《触发器及其应用》实验报告 范本 实验目的如下
1.掌握基本RS、JK、D和T触发器的逻辑功能能2.掌握集成触发器的使用方法和逻辑功能的测试方法3.熟悉触发器之间相互转换的方法实验报告1.列表整理各类触发器的逻辑功能2.总结观察得波形，说明触发器的触发方法3.体会触发器的应用
d触发器的特性方程
D触发器：Qn+1=D
Qn为现态，变成次态的状态下为Qn+1，Qn+1又会成为新的Qn。
在边沿触发器的逻辑符号中，在C1端加上了动态符号——一个箭头，说明触发器只对时钟的上升沿响应，如果再在动态符号前面加上一个圆圈，则表示触发器只对时钟的下降沿响应。
输入端D前面标有一个“1”，表示这个输入端受时钟信号的影响，而在置一端和置零端S和R的前面没有标注1，说明这两个输入端不受时钟信号的影响，也就是说他们是异步置一和异步置零端。
扩展资料：
SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时(SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效)，不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；
当SD=0且RD=1(SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD通常又称为直接置1和置0端。设它们均已加入了高电平，不影响电路的工作。
参考资料来源：百度百科-D触发器