分频器设计,分频器设计思路
新一代HUAWEI Sound X三分频设计，为什么这么牛？
HUAWEI Sound X发布2个，备受好评。除了外观有很大升级，非常漂亮之外，在音质方面也进一步突破了自己，满足用户对智能音箱产品更高音质的需求，打造了首款帝瓦雷联合三分频的声学设计，受到很多专业玩家的认可，那它作为桌面音箱音质到底牛在哪里？我们一起来看看。
声学架构
当前市面上大部分智能音箱采用两分频方案，甚至一部分音箱采用单喇叭设计。单喇叭或两分频方案总是顾此失彼，无法同时兼顾 高、中、低三频效果；大部分音箱只能折中的选择中低频效果，忽略或舍弃中高频部分，因此很多音箱 中高音不足，缺少音乐细节，人声和乐器缺少灵魂。
只有高端音响才会采用三分频技术，新一代HUAWEI Sound X采用独立的高中低音喇叭，各司其职，相互协同，性能最大化。
1个3W高音单元，0.1mm超薄丝膜球顶振膜，高音清澈细腻。
4个5W中音单元，360 均匀分布，采用碳纤维振膜、稀土磁铁材质，让中音温润通透。
1个4.75英寸的超大重低音喇叭+2个被动单元组成的低频系统，加上帝瓦雷SAM和Push-Push专有技术联合，带来震撼又富有弹性的重低音效果。两个对称的Push-Push无源辐射器镶嵌在透明的腔体外壳的左右两侧，振幅完全不受其他部件的干涉，每个无源辐射器的最大振幅达到25mm，带来澎湃低频表现。
同时这种设计是一个巨大的挑战，架构方面，在很小体积下设计三分频架构堆叠难度极大。
声学架构难度
三分频一般需要非常大的体积才能支撑此类方案的设计，因此三分频方案设计一般常见于落地式的H-IFI音箱，如柏林之声B100系列、BW的700系列等。除了体积大之外，三分频设计对每个部分的喇叭器件、分频器、工业设计要求很高，需要各个喇叭能够各自发挥优势，又同时能够相互协作。比如三部分喇叭声压级能够相互匹配，避免某个部分过高，抢其他两部分的声音；各部分喇叭分频衔接出要足够的快速，避免相互牵制和音箱。三分频方案成本很高的因素也是限制其广泛使用的原因之一。受限于以上多种原因，当前市面上的智能或者蓝牙音箱基本都采用两分频方案，即便如哈曼 琉璃3产品体积很大，也只能堆叠两分频方案。
HUAEWI Sound X 智能音箱中5颗中高音发声单元三维组装挑战，制造突破平面二维组装的局限，开发出全自动六轴旋转锁附螺钉机，实现5个喇叭的一次性组装，一次定位完成全部螺钉锁附，通过创新的设备方案保障的喇叭安装的一致性。针对HUAEWI Sound X将PR配合间隙置于音箱腔体外部，PR和腔体的配合间隙和外观要求极高体验要求。制造突破点胶和部件定位极限，不断挑战行业不可能，利用等离子清洗和高精度自动化定位组装和设备实现行业不可能的突破。
华为新一代SoundX采用三分频方案，在较小的体积下，通过架构、喇叭器件、功放极限挑战和优化，以及华为和帝瓦雷算法的升级，最终达成38Hz~40kHz的超宽频率，超低失真的音效效果。
喇叭设计
高音喇叭单元要获得高的频率响应上限，需要有极轻的振动质量，通过采用纳米级超细纤维制作的丝膜球顶振膜，实现40kHz的高频延展。
全频喇叭单元需要有宽的频率响应及高的灵敏度以提升中频段的性能，在弹波设计上采用高顺性的Conex材质及高线性度的波浪形弹性结构，在磁路上使用具有极高磁能级的稀土钕铁硼磁钢，配合轻量化的铜包铝线音圈，在该全频喇叭单元实现了200-20kHz的频响，以及81dB的灵敏度。
低音喇叭单元需要有大的冲程及在大冲程下低的失真，通过使用Comsol等有限元仿真工具，对磁路的磁场分布及弹波、复合边等部件进行线性度及对称度的仿真优化，振幅可达到26mm，谐波失真只有1%（@100Hz）。
超高频频宽设计：
如上所说，市面上绝大部分的智能或蓝牙音箱都采用两分频甚至单喇叭方案。因为其缺少高音单元，精简了单独的超高频算法处理模块和专门的调试；因此市面上大部分的音箱高频响应不足，用户高频及超高频体验不好，乐器细节/细腻感缺乏。如Bose大水壶高频响应约17kHz@下降10dB；哈曼琉璃3其高频响应约18kHz，即便是采用三分频近2万元的BO beo sound2高频响应也仅达到19kHz；当前绝大部分的音箱均无法达成到20kHz，更无法体验出20k~40kHz超高频段效果。38Hz超低频下潜，40kHz的超高频响应，让用户从心脏到毛发都能体验到SoundX的震撼音效。
华为新款SoundX既可以轻松应对 对音箱瞬态响应、动态范围、声场等各方面素质要求很高古典乐，比如《卡门》序曲的0′30″和0′45″两个重要节点，由急促到舒缓、再由舒缓到急促的曲段， Sound X的表现非常好，过渡平缓自然，声像分布连续，琴声悦耳。在交响乐《拉德斯基进行曲》的0′25″开始的小提琴音色清晰明亮，听感明显优于琉璃3和BO BeoSound2。一台 Sound X就是一个交响乐队。
用户也可以完美的享受到田园诗般舒缓优雅的中国民乐。尤其在表现如《高山流水》、《渔舟唱晚》，《胡笳十八拍》、《平沙落雁》等古筝古琴的空灵、通透、饱满、飘逸上，有一种超凡脱俗、纤尘不染，甚至不食人间烟火而返朴归真的感觉。
功放和分频器设计：
功放是音箱的发动机，传统音箱由于成本、电源功率等限制，一般采用小功率功放，或者多个喇叭串联采用一颗功放驱动；这样就会使得音箱的声音小，各喇叭之间的干涉也会比较大，音质不好。新一代HUAWEI Sound X匹配各个喇叭的功能，采用相匹配功率的功放，如低音喇叭功率一定要足够，保证低频的瞬态和冲击；各个喇叭应该要有独立的功放来驱动，保证各喇叭能够独立工作，且能够相互匹配。分频器的设计和调音技术难度非常大：首先是分频点的选择和分频斜率的设置，如果分频点选择不正确，斜率设置过小很容易对各声部产生影响；三分频的分频点要更加精细和复杂
音效调试打磨：
音效被很多人称为“玄学”，行业里面更是有“风电”、“水电”、“核电”的梗，这也从侧面说明了音箱调音难度非常大。音效调试上，要解决多喇叭不同位置摆放的干涉，分频点的相位差异，要优化频率三部分均衡，时域的瞬态和力度，还要从空间域上考虑用户的甜点位置等等；除此之外，给HUAWEI SoundX提供各个可玩性的效果，如环境自适应、多种音效、虚拟声场、多音箱组网等等。调音方面，三分频比两分频在调音参数上更多更精细。新一代 Sound X采用帝瓦雷SAM 低音增强算法、华为新一代的相位控制算法，有效确保极致精确的音频信号输出和控制，无论播放瞬态如鼓声类的大瞬态信号，还是叫平缓的稳态信号，华为SoundX都能够做到绝对的精准度，绝无遗漏地重演每一个节拍。
总之，新一代HUAWEI Sound X采用三分频设计，联合帝瓦雷，突破了物理结构设计局限，进行硬件喇叭定制设计、帝瓦雷联合算法调教、并且出厂逐台校准，进行单台调试，保证每一台机器都达到最佳的音质效果，是智能音箱里最出色的三分频设计。
如何用分频器设计三位二进制加法器
一、 二进制计数器1. 异步递增二进制计数器递增计数器就是每输入一个脉冲就进行一次加1运算，而二进制计数是输入脉冲个数与自然二进制数有对应关系。异步计数器是在做加1计数时是采取从低位到高位逐位进位的方式工作的。因此其中的各个触发器不是同步翻转的。按照二进制加法计数规则，每一位如果已经是1，则再计入1时应变为0，同时向高位发出进位信号，使高位翻转。若使用下降沿动作的触发器（此时该触发器应接成计数状态，例如JK触发器使J=K=1）组成计数器，只要将低位触发器的Q端接到高位触发器的时钟输入端即可。当低位由 时，Q端的下降沿正好可以作为高位的时钟信号CP。那么一个四位异步递增二进制计数器就如下图：JK触发器异步4位二进制加法计数器分析：（1）J、K接1，即四个触发器均处在计数状态（2）清零端给一个负脉冲，进行总清，防止过去状态干扰输出（3）画波形图JK触发器异步4位二进制加法计数器时序图从以上分析可以看出，各触发器的变化是依次逐个进行的，而每个触发器的变化都需要一定的延迟时间，尤其计数器位数教多时，累计延迟时间就教长，所以异步计数器比同步计数器的速度低。要可以用一个Z表示进位输出，也就是记满1111后次态为0000此时不同于总清的0000。从波形上可以看出，每经一级触发器输出的脉冲的周期就增加一倍，即频率降低一倍，因此一位二进制计数器就是一个二分频器。异步4位二进制加法计数器状态转移表当触发器的个数为N时，最后一个触发器输出的频率将降为输入脉冲频率的1/2N，它能累计的最大脉冲个数为2N-1。例如我们前面画的图N=4，它就能累计15个脉冲而Q3输出1/16分频。如果使用上升沿触发器构成异步二进制递增计数器，其逻辑图：D触发器异步4位二进制加法计数器D触发器异步4位二进制加法计数器波形图综上所述，对一个二进制递增计数器归纳如下：u 计数器由若干个工作在计数状态时的触发器构成。如用负跳变触发器则进位信号从 端引出；用正跳变触发器构成则进位信号则从 端引出u N个触发器具有 个状态，称为以 为模的计数器（或模 计数器），其中计数容量为 -1u 由于异步计数器进位信号象波浪一样推进，因此又称为纹波计数器2. 异步二进制递减计数器按照二进制减法计数规则，递减计数器规律：若低位触发器已经为0，则再输入一个减计数脉冲后应翻转成1，同时向高位发出借位信号，使高位翻转。CP数Q2Q1Q0000011112110310141005011601070018000如果用下降沿触发的JK触发器构成异步二进制减法计数器，则：下降沿动作的异步二进制减法计数器将异步二进制减法计数器与异步加法计数器比较可以看出，它们都是将低位触发器的一个输出端接到高位触发器的时钟输入端而组成的。在采用下降沿触发的计数器时，加计数以 端为输出端，而减法计数以 端为输出端。可以推导，若采用上升沿计数器则情况相反。3. 同步二进制递增计数器异步计数器工作速度较低，常常又被称为串行计数器。为了提高计数述速度，可采用同步计数器，其特点是计数脉冲同时接于各位触发器的时钟脉冲输入端，当计数脉冲到来时，应该翻转的触发器同时翻转，没有各级延迟时间的积累问题。同步计数器又称并行计数器。假设要组成四位二进制(M=16)的同步递增计数器，首先根据计数规律得到状态表：CP序号Q3Q2Q1Q0等效十进制数0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000分析状态表，可以得到各触发器的翻转条件u 最低位触发器FF0每输入一个脉冲翻转一次u 其它各触发器都是在所有低位触发器的输出端全为1时，在下一个CP有效沿到来时状态改变一次。由于同步计数器中各触发器的CP端输入同一时钟脉冲，因此触发器的翻转状态就由它们的输入信号状态决定。例如JK触发器状态就由J、K端的状态决定。组成同步计数器的关键就是根据翻转条件，确定各触发器输入端的逻辑表达式。如果用下降沿触发的JK触发器组成上述计数器，根据JK触发器的逻辑功能和上述两个条件，可列出四位同步二进制递增计数器各触发器之间的连接逻辑关系： 触发器翻转条件J、K端的逻辑关系驱动（激励）方程FF0每输入一个脉冲翻转一次J0=J0=1FF1Q0=1J1=K1=Q0FF2Q0=Q1=1J2=K2=Q0Q1FF3Q0=Q1=Q2=1J3=K3=Q0Q1Q2根据这些方程可以画出同步二进制递增计数器的逻辑电路图：同步4位二进制加法计数器对于同步二进制递增计数器也可以用状态图描述或工作波形（时序图）描述。4位二进制加法计数器状态图4位二进制加法计数器时序图4. 二进制递减计数器对于同步二进制递减计数器，首先要列写状态表，下面以4位二进制递减计数器为例CP序号Q3Q2Q1Q0输出Z0000011111102111003110104110005101106101007100108100009011101001100110101012010101300110140010015000101600001分析状态可以总结：u 低位触发器FF0每输入一个脉冲翻转一次u 其它各触发器都是在所有低位触发器的输出为0时变化仿效递增计数器，可得四位同步二进制递减计数器级间连接的逻辑关系： 触发器翻转条件J、K端的逻辑关系FF0每输入一个脉冲翻转一次J0=J0=1FF1Q0=0J1=K1= FF2Q0=Q1=0J2=K2= FF3Q0=Q1=Q2=0J3=K3= 根据逻辑表达式可以画出逻辑图： 同步4位二进制减法计数器当然也可以用状态图和时序图描述该电路。从上面分析可以发现，对于同步二进制计数器，递增和递减的区别在于J、K端来自低位触发器的输出为1还是0，那么通过一个控制端就可以实现可逆计数。二、 8421BCD码十进制计数器二进制计数器，虽然它的袋内陆结构简单，运算方便，但是当二进制数的位数较多时，要很快地读出来就比较困难，因此有讨论十进制计数器的必要。所谓十进制就是“逢十进一”。前面讨论四位二进制计数器的计数状态是从0000～1111共16个状态。要表示十进制的十个状态，就要去掉其中6个状态，至于去掉哪些可以有不同的安排，如果考虑BCD编码，即去掉1010～1111这6个状态。下面给出用JK触发器组成的一位异步十进制递增计数器逻辑图异步8421BCD十进制加法计数器分析计数原理：代入JK触发器的特性方程 可以写出画出时序图：异步8421BCD十进制加法计数器时序图按照同样的道理，可以分析8421BCD码同步十进制递减计数器
4位分频器的设计思路
4位分频器的设计思路如下：
1、遇数倍分频：偶数倍分频是大家都比较熟悉的分频，通过计数器计数是完金可以实现的。
2、奇数倍分频：奇数倍分频有两种实现方法，完全可以通过计数器来实现，要实现占空比为50%的三分频时钟，可以通过待分频时钟下降沿触发计数，和上升沿同样的方法计数进行三分频，之后下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算，即可得到占空比为50%的三分频时钟。