两个3-8译码器组成一个4-16(两个38译码器组成一个416应用实例)
74ls138扩展为4线-16线译码器
先取第1片74LS138的和作为它的第四个地址输入端（在同一个时间令），再取第2片74LS138的和作为它的第四个地址输入端（在同一个时间令），最后取两片的和，并将两片74LS138相接，于是得到两片74LS138的输出分别为：
上面的两式表明了第1片74LS138工作而第2片74LS138禁止时，将的0000～0111这8个代码译成8个低电平信号；第2片74LS138工作而第1片74LS138禁止时，将的1000～1111这8个代码译成8个低电平信号。
这样就用两个3线－8线译码器74LS138扩展成一个4线－16线的译码器了，电路原理图如下图所示：
扩展资料：
74LS138 为3线－8线译码器，共有 54LS138和 74LS138 两种线路结构型式。其中，54LS138为军用，74LS138为民用。其工作原理为：
1、当一个选通端（E1）为高电平，另两个选通端（(/E2))和(/E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。(即输出为Y0至Y7的非)比如：A2A1A0=110时，则Y6输出端输出低电平信号。
2、利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。
3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
4、可用在8086的译码电路中，扩展内存。
参考资料来源：百度百科-74LS138
用Multisim设计两片3线-8线译码器接成4线-16线译码器
将其中一个E1端接一个非门在于另一个的E1端通过一个与门接在一起作为一个输入端即变成了四线的其中之一。
设两个3-8线译码器分别为译码器Y1和Y.Y1控制端分别为C1,B1,A1,Y控制端分别为C,B,A。
M3 M2 M1 M0
C1 B1 A1 C B A
0 0 0 0 0 0
0 0 0 0 0 1
0 0 1 0 0 0
O O 1 O O 1
O O 1 1 1 1
可以发现C1和B1一直是零，所以需要把这两个控制端接地置0。
四根线分别为M3,M2, M1,M0，分别对应 A1 C B A。
扩展资料：
译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。
二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码；
代码转换译码器，是从一种编码转换为另一种编码；显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。
参考资料来源：百度百科-译码器
2个3线-8线译码器组成4线 16线译码器后的两个第8脚和第16脚怎么接?
A0接A0,A1接A1,A2接A2,第一个STA接高电平,第二个STA接第一个的STC组成了A3 ,第二个STC和STB一起接到第一个的STB组成ST非
因为等级太低不能截图 希望你能看懂
怎样利用两个3-8线译码器实现4-16线译码器的功能？
利用使能端能方便地将两个 3-8线译码器组合成一个4-16线译码器，如图所示为两片74LS138（74HC138）组合成4-16线译码器。
用2片3-8译码器74LS138扩展为4-16译码器。要求给出逻辑电路图，硬件验证4-16译码器的
首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。
全加器有3个输入端：a,b,ci；有2个输出端：s,co.
与3-8译码器比较，3-8译码器有3个数据输入端：a,b,c；3个使能端；8个输出端，out(0-7)。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入a、b、c分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。
现在写出全加器和3-8译码器的综合真值表：
（a/a,b/b,c/ci为全加器和译码器的输入，out为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）ps:假定译码器的输出为高电平有效。
a/a
b/b
c/ci
out
s
co
1
1
1
1
2
1
1
1
3
1
1
4
1
1
1
5
1
1
1
6
1
1
1
1
7
1
1
根据上面的真值表，可以设计出电路图：
将3-8译码器的输出out(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出out(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析：
当加法器的输入分别为：a=1,b=0,ci=1时，对应3-8译码器的输入为a=1,b=0,c=1，这是译码器对应的输出为out(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
如何将两个3-8线译码器扩散成一个4-16线译码器
这个很简单的.我的想法是这样的.
设两个3-8线译码器分别为译码器Y1和Y.Y1控制端分别为C1,B1,A1,Y控制端分别为C,B,A,接下来就扩展了..
M3 M2 M1 M0
C1 B1 A1 C B A
0 0 0 0 0 0
0 0 0 0 0 1
...
0 0 1 0 0 0
O O 1 O O 1
...
O O 1 1 1 1
你可以发现C1和B1一直是零.所以你需要把这两个控制端接地置0.
四根线分别为M3,M2, M1,M0.分别对应 A1 C B A.
说到这里,你应该明白了吧...
如有疑问可以QQ我:270101761