数电触发器实验报告总结(数字电路触发器实验报告)
数电实验总结心得
篇一:数电实验总结心得
数字电子技术是一门理论与实践密切相关的学科,如果光靠理论,我们就会学的头疼,如果借助实验,效果就不一样了,特别是数字电子技术实验,能让我们自己去验证一下书上的理论,自己去设计,这有利于培养我们的实际设计能力和动手能力。
通过数字电子技术实验, 我们不仅仅是做了几个实验,不仅要学会实验技术,更应当掌握实验方法,即用实验检验理论的方法,寻求物理量之间相互关系的方法,寻求最佳方案的方法等等,掌握这些方法比做了几个实验更为重要。
在数字电子技术实验中,我们可以根据所给的实验仪器、实验原理和一些条件要求,设计实验方案、实验步骤,画出实验电路图,然后进行测量,得出结果。
在数字电子技术实验的过程中,我们也遇到了各种各样的问题,针对出现的问题我们会采取相应的措施去解决,比如:
1、线路不通——运用逻辑笔去检查导线是否可用;
2、芯片损坏——运用芯片检测仪器检测芯片是否正常可用以及它的类型;
3、在一些实验中会使用到示波器,这就要求我们能够正确、熟悉地使用示波器,通过学习我们学会了如何调节仪器使波形便于观察,如何在示波器上读出相关参数,如在最后的考试实验《555时基电路及其应用》中,我们能够读出多谐振荡器的Tpl、Tph和单稳态触发器的暂态时间Tw,还有有时是因为接入线的问题,此时可以通过换用原装线来解决。
同时,我们也得到了不少经验教训:
1、当实验过程中若遇到问题,不要盲目的把导线全部拆掉,然后又重新连接一遍,这样不但浪费时间,而且也无法达到锻炼我们动手动脑能力的目的。
此时,我们应该静下心来,冷静地分析问题的所在,有可能存在哪一环节,比如实验原理不正确,或是实验电路需要修正等等,只有这样我们的能力才能有所提高。
2、在实验过程中,要学会分工协作,不能一味的自己动手或是自己一点也不参与其中。
3、在实验过程中,要互相学习,学习优秀同学的方法和长处,同时也要学会虚心向指导老师请教,当然这要建立在自己独立思考过的基础上。
数字电子技术实验,有利于掌握知识体系与学习方法,有利于激发我们学习的主动性,增强自信心,有利于培养我们的创新钻研的能力,有利于书本知识技能的巩固和迁移。通过在数字电子技术实验中的实践,我收获了许多!
篇二:数电实验课程总结报告
不知不觉,一个学期已经过去,数电实验这门课也即将结束。回顾这个学期以来在数电实验课程中的学习,我发现自己既收获了很多,也付出了很多。
数电实验是一门结合理论并有所创新的课程。实验一——数字集成电路功能与特性测试让我熟悉了几个常用芯片74LS247、74LS163与74LS00。一方面数电理论课正好进行到这部分的内容,这次实验的学习让我更好的理解理论课的知识。另一方面,在接下来的实验三中,我需要用到其中的芯片与显示电路,这为接下来的实验做好了铺垫。实验二开始我们就与FPGA接触了。作为一个电子信息工程专业的学生,今后的研究与学习肯定会需要使用到FPGA,所以实验二与实验三的实际应用意义是很大的。
经过简单的熟悉QuartusII软件后,我们开始了最为重要的实验三——多功能数字钟的设计。可以说,实验三是本课程的核心所在。实验三耗时一个多月,我们经历了一个完整的.开发周期。从数字钟功能设想到方案论证,再到软件编写与硬件焊接,再到最后的整机测试。我投入了大量的时间与精力,最后做出了集闹钟、报时、校时、秒表、倒计时、日期显示、12——24小时制转换等功能的多功能数字钟。在数字钟设计的过程中,我遇到了很多的问题。一开始我是用的是纯VHDL语言编写的方案开发数字钟,可是随着功能逐渐增多,我发现语言编写并不能很容易的加减功能。而且一旦在仿真中发现问题,我很难从源文件中查找出问题所在。于是在离验收日期只有一个星期的时候,我毅然选择了推到重来,放弃已有的程序,重新使用顶层原理图加底层VHDL语言的方案开发。后来的结果证明,这种方案不仅思路清晰,易于增减功能、检查错误,也能在一定程度上节约内部资源。最后,我花了4个晚上重新编写好软件程序,花了一个晚上焊接硬件并组装调试。这次成功的经验大大提升了我的信心,也让我懂得了敢于放弃,不怕重来的道理。
总的来说,本次数电实验课程让我收获很多。我会在今后的学习中更加努力。 最后,感谢老师一个学期以来的教导,祝老师身体健康,万事如意!
利用触发器设计时序逻辑电路实验内容是什么
¥
5
百度文库VIP限时优惠 现在开通,立享6亿+VIP内容
立即获取
触发器-时序逻辑电路实验报告
专业:
姓名:
学号:
日期:2010.5.19
地点:东三306 B-1
实验报告
课程名称:数字电子技术基础实验 指导老师:樊伟敏 成绩:__________________
实验名称:触发器应用实验 实验类型:设计类 同组学生姓名:__________
第 1 页
鼎阳示波器-广泛测试和教学场景方案
鼎阳数字示波器广泛应用于消费电子,通信,汽车电子,教育等领域,测试和教学方案丰富,产品涵盖入门级到高级系列,多种价格方案选择,进入鼎阳网站,在线选型报价
点击立即咨询,了解更多详情
咨询
鼎阳科技 广告
一、实验目的和要求(必填) 二、实验内容和原理(必填)
三、主要仪器设备(必填) 四、操作方法和实验步骤
五、实验数据记录和处理 六、实验结果与分析(必填)
七、讨论、心得
一、实验目的
1. 加深理解各触发器的逻辑功能,
第 2 页
掌握各类触发器功能的转换方法。
2. 熟悉触发器的两种触发方式(电平触发和边沿触发)及其触发特点。
3. 掌握集成J-K触发器和D触发器逻辑功能的测试方法。
4. 学习用J-K触发器和D触发器构成简单的时序电路的方法。
5. 进一步掌握用双踪示波器测量多个波形的方法。
二、主要仪器与设备
第 3 页
实验选用集成电路芯片:74LS00(与非门)、74LS11(与门)、74LS55(与或非门)、74LS74(双D触发器)、74LS107(双J—K 触发器),GOS-6051 型示波器,导线,SDZ-2 实验箱。
三、实验内容和原理
1、D→J-K的转换实验
①设计过程:J-K 触发器和D触发器的次态方程如下:
J-K 触发器:, D触发器:Qn+1=D
第 4 页
若将D 触发器转换为J-K触发器,则有:。
②仿真与实验电路图:仿真电路图如图1所示。操作时时钟接秒信号,便于观察。
图1
③实验结果:
J
K
Qn-1
Qn
功能
保持
1
1
1
置0
1
1
1
1
翻转
1
1
1
置1
1
1
第 5 页
2、D 触发器转换为T’触发器实验
①设计过程:D 触发器和T’触发器的次态方程如下:
D 触发器:Qn+1= D , T’触发器:Qn+1=!Qn
若将D 触发器转换为T’触发器,则二者的次态方程须相等,因此有:D=!Qn。
②仿真与实验电路图:仿真电路图如图2 所示。操作时时钟接秒信号。
第 6 页
图2
③实验结果:发光二极管按时钟频率闪动,状态来回翻转。
3、J-K→D的转换实验。
①设计过程:J-K 触发器和D触发器的次态方程如下:
J-K 触发器:, D触发器:Qn+1=D
图3
若将J-K触发器转换为D触发器,则二者的次态方程须相等,因此有:
第 7 页
J=D,K=!D。
②仿真与实验电路图:
如图3所示。
③实验结果:符合D触发器的功能,D=1,发光二极管亮,Q=1;D=0,发光二极管不亮,Q=0。
4、J-K→T′的转换实验。
①设计过程:J-K 触发器和T’触发器的次态方程如下:
J-K 触发器:, T’触发器:Qn+1=!Qn
第 8 页
若将J-K 触发器转换为T’触发器,则二者的次态方程须相等,因此有:J=K=1
②仿真与实验电路图:仿真与实验电路图如图4所示。
图4
第 9 页
③实验结果:符合T′触发器的功能,发光二极管按时钟频率闪动,状态来回翻转。
5、用双D触发器设计一个单发脉冲发生器。
(1)手动单次脉冲发生器的测试:手控脉冲接逻辑开关,系列脉冲为秒脉冲信号,两个D 触发器的输出分别接发光二极管。
①实验原理:手动提供一个脉冲,此时第一个D触发器的输出为高电平,经过一个cp脉冲后,由于第二
第 10 页
个D触发器的输入是第一个D触发器的输出,所以其输出也为高电平,Q非为低电平,第一个触发器立刻置零,经过一个cp脉冲的时间,第二个触发器的输出也为低电平,数码管熄灭,亮的时间为一个cp脉冲的时间间隔。
②实验电路:实验电路图如图5 所示。
图5
图6
第 11 页
③实验结果:当手控脉冲输出一个脉冲信号时,单次脉冲发生器的输出端的输出一个秒脉冲信号。
(2)用示波器观察单次脉冲发生器工作状态:手控脉冲和系列脉冲都接1kHz 信号,用示波器观察CP、Q1、Q2 的波形。
①实验电路:实验电路图如图6所示。
②用示波器观察得到的实验波形如图7所示。
第 12 页
(a) CP端与Q1端波形图 (b) Q1端与Q2端波形图
整理上述两幅实拍波形图,绘制出CP、Q1、Q2 的波形如下图所示。
第 13 页
6、用D触发器设计一个4位移位寄存器电路并进行实验(移位寄存器要求能实现串行输入,并行输出与串行输出两种方式。
①设计过程:D触发器的输入为前一个触发器的输出,并且所有触发器使用同一个CP脉冲,串行输入的数据是从第一个D触发器输入。
第 14 页
②仿真与实验电路图:仿真与实验电路图如图7所示。
图7
③实验结果:4位数据实现了移位的并行和串行输出。
7、用J-K触发器设计一个双向时钟脉冲产生电路并进行实验
①设计过程:首先把J-K触发器设计成一个T’触发器,输出的结果和结果的非再与cp脉冲求与,就能实现双向时钟脉冲频率相同,相位不同。
第 15 页
②仿真与实验电路图:仿真与实验电路图如图8所示。
③实验结果:得到的双向时钟脉冲波形如图9。
图8
图9
第 16 页
8、用两片74LS74(4个D触发器)实现四路竞赛抢答器电路。输入为四个按钮S4S3S2S1、总清零端、10kHz时钟脉冲。输出为4路分别连接到LED指示灯。
①设计过程:4个D触发器总清零端接在一起,实现同时清零,并且不受cp脉冲的影响,没有抢答时,取4个D触发器输出的非,四个输出求与,得到的结果与cp脉冲求与,由于四个输出都为1,cp脉冲可以顺利加入四个触发器,当一个人抢答时,输出的非是0,四个输出求与
第 17 页
为0,阻止了cp脉冲的再次加入,此时改变其他D触发器的状态,都不能改变触发器的输出。实验要求cp脉冲的频率要比较高。
②仿真与实验电路图:仿真与实验电路图如图10所示。
图10
③实验结果:实现了抢答器的功能。
第 18 页
四、实验收获
1. 实验前应检查芯片的逻辑功能。接线时按照引脚功能逐步连接,线的颜色最好有所区分便于识别。
2. 该实验中,应注意触发器不用的清零、置数管脚都要接上相应的电平,防止影响触发器的功能。
3. 测试电路功能时,如果用电平指示器(发光二极管)观察,CP脉冲采用0.5s、1s脉冲信号或用逻辑开关,如果用示波器观察,CP脉冲采用1KHz。
第 19 页
4. 由于实验箱上1Hz、1KHz信号驱动能力有限,可在1KHz信号后接非门以增强驱动能力。
第 20 页
百度文库
搜索
利用触发器设计时序逻辑电路实验内容是什么
继续阅读本文档
APP内免费读全文
免费读触发器-时序逻辑...全文
APP
打印
导出为WORD
导出为PDF
发送至微信
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
页数说明:当前展示页数为百度文库重新排版后结果,原始文档共6页
相关文档
数字电路实验报告-触发器的基本逻辑功能
1051阅读 为你优选免费获取全文
实验4 时序逻辑电路的设计与测试
2228阅读免费获取全文
时序逻辑电路实验报告
1623阅读 宝藏文档免费获取全文
实验五 时序逻辑电路实验报告 计数器
2776阅读免费获取全文
触发器与时序逻辑电路
1114阅读免费获取全文
触发器-时序逻辑电路实验报告
6769阅读
时序逻辑电路实验报告
2847阅读
实验五 时序逻辑电路实验报告
2.9万阅读
数电实验 时序逻辑电路
3808阅读
查看更多
为您精选
触发器-时序逻辑电路实验报告
会员文档161篇
人气好文
数字电路实验报告-触发器的基本逻辑功能
1051人阅读
实验4 时序逻辑电路的设计与测试
2629人阅读
热门TOP
时序逻辑电路实验报告
1623人阅读
实验五 时序逻辑电路实验报告 计数器
1000人阅读
立即开通VIP
基于你的浏览为你整理资料合集
利用触发器设计时序逻辑电路实验内容是什么
文件夹
时序逻辑电路实验报告 - 百度文库
3.9分 2623阅读 85%用户都在看
时序逻辑电路测试及研究 实验报告(有数据) - 百度文库
3.9分 2.3万阅读 近期下载量飙升
触发器时序逻辑电路实验报告参考模板_图文 - 百度文库
4.3分 1129阅读
剩余10篇精选文档
APP内一键获取全部合集
2304人已获取
工具
收藏
APP获取全文
获取文档
下一篇
数字电路设计实验报告(5选1即可)
目录
1 设计目的 3
2 设计要求指标 3
2.1 基本功能 3
2.2 扩展功能 4
3.方案论证与比较 4
4 总体框图设计 4
5 电路原理分析 4
5.1数字钟的构成 4
5.1.1 分频器电路 5
5.1.2 时间计数器电路 5
5.1.3分频器电路 6
5.1.4振荡器电路 6
5.1.5数字时钟的计数显示电路 6
5.2 校时电路 7
5.3 整点报时电路 8
6系统仿真与调试 8
7.结论 8
参考文献 9
实验作品附图 10
数字钟
摘要:
数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择。
从有利于学习的角度考虑,这里主要介绍以中小规模集成电路设计数字钟的方法。
经过了数字电路设计这门课程的系统学习,特别经过了关于组合逻辑电路与时序逻辑电路部分的学习,我们已经具备了设计小规模集成电路的能力,借由本次设计的机会,充分将所学的知识运用到实际中去。
本次课程设计要求设计一个数字钟,基本要求为数字钟的时间周期为24小时,数字钟显示时、分、秒,数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。因此,研究数字钟及扩大其应用,有着非常现实的意义。
1 设计目的
1.掌握数字钟的设计、组装与调试方法。
2.熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。
3.掌握面包板结构及其接线方法
4.熟悉仿真软件的使用。
2 设计要求及指标
2.1基本功能
1)时钟显示功能,能够正确显示“时”、“分”、“秒”。
2)具有快速校准时、分、秒的功能。
3)用555定时器与RC组成的多谐振荡器产生一个标准频率(1Hz)的方波脉冲信号。
2.2扩展功能
1)用晶体振荡器产生一个标准频率(1Hz)的脉冲信号。
2)具有整点报时的功能。
3)具有闹钟的功能。
4)……
3、方案论证与比较
本设计方案使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调,不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高,由于设计方便,操作简单,成为了设计时的首选,但是由于与实验中使用的555芯片产生的脉冲相比较,利用晶振产生的脉冲信号更加的稳定,同过电压表的测量能很好的观察到这一点,同时在显示上能够更加接进预定的值,受外界环境的干扰较少,一定程度上优于使用555芯片产生信号方式。我们组依然同时设计了555和晶振两个信号产生电路。(本实验报告中着重按照原方案设计的555电路进行说明)
4、 系统设计框图
数字式计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。在本设计中555振荡器及其相应外部电路组成标准秒信号发生器,由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数,把累计的结果以‘时’、‘分’、‘秒’的数字显示出来。‘时’显示由二十四进制计数器、译码器、显示器构成,‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。其原理框图如图1.1所示。
5、电路原理分析
5.1数字钟的构成
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.在此使用555振荡器组成1Hz的信号。
数字钟原理框图(1.1)
5.1.1振荡器电路
555定时器组成的振荡器电路给数字钟提供一个频率为1Hz的方波信号。其中OUT为输出。
5.1.2时间计数器电路
时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器.
5.1.3分频器电路
通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768( ),即实现该分频功能的计数器相当于15级2进制计数器。
5.1.4振荡器电路
利用555定时器组成的多谐振荡器接通电源后,电容C1被充电,当电压上升到一定数值时里面集成的三极管导通,然后通过电阻和三极管放电,不断的充放电从而产生一定周期的脉冲,通过改变电路上器件的值可以微调脉冲周期。
5.1.5数字时钟的计数显示控制
在设计中,我们使用的是74**160十进制计数器,来实现计数的功能,实验中主要用到了160的置数清零功能(特点:消耗一个时钟脉冲),清零功能(特点:不耗时钟脉冲),在上级160控制下级160时候通过组合电路(主要利用与非门)实现,在连接电路的时候要注意并且强调使能端的连接,其将影响到整一个电路的是否工作。
电路的控制原理如下:
秒钟由个位向十位进位:0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个位的计数,采用的是置数的方式(利用RCO端口),当电路计数到1001的时候采用一个二输入与非门接上级输入的高位和低位输出作为下级的信号,实现了秒区的个位和十位的显示与控制。设计中注意到接的是一个与非门而不是与门,目标在产生一个时钟脉冲。实现正确的显示。
由秒区向分区的显示控制:
基本原理同上,在秒区十位向时区个位显示的时:0000—0001—0010—0011—0100—0101产生了六个脉冲的时候向下级输出一个时钟脉冲,利用的还是与非门,目标仍是实现正确的计时显示。
分区的显示及整体电路反馈清零:
当数值显示达到:23:59的时候要实现清零的工作,采用CLR清零的方式反馈清零。具体设计接出控制端的9,5,3,2用十六进制表示后高电平对应引脚接与非,将非门输出信号的值反馈给各个160芯片的清零端(CLR)既可以实现清零了。
5.2 校时功能的实现
当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.
根据要求,数字钟应具有分校正功能,因此,应截断分个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中.
在实验实现过程中使用的是通过开关(普通开关)来实现高低电平的切换,手动赋予需要的高低电平来实现脉冲的供给,将脉冲提供到所需要的输入(CLK)端口,实现校时,仿真过程中能够正常校时并且在校时的时候达到了预定的效果;而在我们进入实际电路连接的时候,利用开关(手控导线点触实现)来实现校时再不像仿真那样的精确了,原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号,在实现手动生成脉冲信号的过程中产生了扰动,即相当于产生了多个的脉冲信号对需要的数码管进行校时,如此,并没有达到仿真的精确效果,但是在实验中通过改进电路的校时方式,不是用手触开关产生脉冲信号(如若需用手触则需要使用一个锁存器实现去抖动,才能够在脉冲生成时候不产生干扰的脉冲,实现正常的校时),而是使用信号发生器实现信号的提供,对需要校时的数码管在相对应的CLK端口提供脉冲信号实现校时,利用此方式实现校时则比手触开关方式效果要好。
5.3 报时的实现
报时功能的实现原理较为简单,即对所需要报时的输出量进行控制,并对控制产生的信号作为LED显示的信号源,电路连接中要注意到的是在实现LED显示的时候最好连接上一个保护电阻对LED灯器到保护的作用。例如我们的校时时间是 23:59,0010—0011—0101—1001;利用相应的门电路实现满足端口输出是上述条件的时候进行报时即可。
6、系统仿真与调试
7、结论
学贵以致用,通过几天的数字钟设计过程,将从书本上学到的知识应用于实践,学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难,但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。当最终调试成功的时候也是对自己的一种肯定。在当前金融危机大的社会背景下,能够增加自身砝码的不仅仅是一纸文凭证书,更为重要的是毕业生是否能够适应社会大潮流的需要,契合企业的要求即又较硬的动手操作及设计能力。此次的设计作业不仅增强了自己在专业设计方面的信心,鼓舞了自己,更是一次兴趣的培养,为自己以后的学习方向的明确了重点。
另外在这次实验中我们遇到了不少的问题针对不同的问题我们采取不同的解决方法,最终一一解决设计中遇到的问题。还有在实验设计中我们曾遇到多块芯片以及数码管损坏的情况造成了数字钟的显示没有达到预期的效果,或是根本不显示,通过错误排除最终确认是元件问题,并向老师咨询跟换元件最终的到解决。在我们曾经遇到不懂的问题时,利用网上的资源,搜索查找得到需要的信息。
62