4-7译码器,47译码器
译码器基础
初次接触译码器的童鞋可能会问，译码器是什么？
首先，我们需要明确，电脑和人类沟通，需要转换。因为人类对于抽象语言比较擅长，而当前的计算机本质上只能识别0、1二进制串。因此，人类所表达的知识要被电脑接受，需要将其转换编码成二进制数，这一过程可以理解为编码；而人类要理解计算机给我们计算的结果，则需要将结果解释成我们能理解的对象（如七段显示译码器中显示的数据），这一个过程，其实就是译码。
另外，译码器不是客观存在的，是根据我们人类的意志制造的，也就是说译码器长什么样子是由人类决定的。我们现在常见的2-4译码器、3-8译码器等是硬件工程师和研发人员积累多年的经验，抽象出的常用MSI基本元件，为硬件工程师进行电路设计提供基本功能单元。（有点类似于我们学习C语言时，C语言的标准函数库）
常见的译码器包括2-4译码器、3-8译码器，这些都是典型的译码器，常见的2-4译码器，其真值表、逻辑电路功能如下图所示：
2-4译码器的真值表中的功能是人类规定的，更直接点说，是一帮搞硬件研发的人规定，根据这个规定，可以直接写出：
常见的2-4译码器74LS139如下图所示：
74LS139片上有两个2-4译码器，每个译码器上有一个低有效的使能端，四个输出均为低有效。
在简单介绍2-4译码器之后，那么问题来了，如何利用74LS139做一个4-16译码器？显然，4-16译码器对应的功能应该是有4个高有效数据输入端（不包括使能端），16个低有效的输出端，从输出的角度，我们至少需要两个74LS139，那具体怎么做呢？首先，我们给输出进行编号，如下图所示：
在图中，我们对输出端进行了编号。我们希望第一个2-4译码器（从上向下看）的输出对应/Y 0 /Ysub3/sub，第二个译码器的输出对应/Ysub4/sub /Y 7 ，第三个译码器对应/Y 8 /Ysub11/sub，第四个译码器对应/Ysub12/sub /Y 15 。
接下来该如何处理呢？显然，对于每一个2-4译码器，只有两位输入，另外还有两个输入可以控制选择哪一个2-4译码器。假设我们的4-16译码器的输入是I 3 I 2 I 1 I 0 ，其中低两位I 1 I 0 直接接每个2-4译码器的A、B端，则我们可以控制高两位I 3 I 2 的取值，如果我们选择：
（上面这个结果，大家如果不怕麻烦，也可以画出4-16译码器的真值表看）
到这一步，基本上与预想的差不多了，剩下的是实现如何根据高两位来在4个译码器中选择合适的2-4译码器。显然，这又需要一个2-4译码器来实现，因此，最终的4-16译码器如下图所示：
根据这个图，大家可以顺便进行验证，并对这个过程进行总结，包括：思路、一般步骤、低位共享时高位如何控制等等。
童鞋们如有问题，可以直接在上提问，或者我写的地方有错，咱们一起探讨，共同进步！
在程序中如何把二进制转换成10进制数
只要买一个4-7的译码器，无需编程即可完成。所谓4-7译码器是指该集成块输入的是4位二进制数(高低电平），输出的是7位编码。该7位编码对应数码管的7个笔画。典型的型号有MOS电路4028等。可以上网查4-7译码器，获得更多资料。
verilog hdl设计带使能，异步清零的同步BCD码可逆计数器用七段LED管显示，四位二进制的谢谢大神急用。
module counter(clk,clr,s,en,updn,data_out);
input clk,clr,s,en,updn;
output [3:0] data_out;
reg [3:0] data_out;
always @ (posedge clk )
if(clr)
begin
data_out=0;
end
else
if(s)
begin
data_out=1;
end
else
if(en)
begin
if(updn)
begin
if(data_out==15)
data_out=0;
else
data_out=data_out+1;
end
else
begin
if(data_out==0)
data_out=15;
else
data_out=data_out-1;
end
end
else
data_out=data_out;
endmodule
clr是清零端，en是使能端，s是置数端
moudle decode(in,out);
output[3:0] in;
output[6:0] out;
reg[6:0] out;
always @ (in)
begin
case(in)
4'd0:out=7'b1111110;
4'd1:out=7'b0110000;
4'd2:out=7'b1101101;
4'd3:out=7'b1111001;
4'd4:out=7'b0110011;
4'd5:out=7'b1011011;
4'd6:out=7'b1011111;
4'd7:out=7'b1110000;
4'd8:out=7'b1111111;
4'd9:out=7'b1111011;
default: out=7'bx;
endcase
end
endmodule
4-7译码器，用于输入七段LED管的
差不多就这些
74248 4线7线译码器
要是输出高电平使数码管亮应该是共阴极管,如果输出高电平使它灭就该是共阳极管
两种共阴极7段数码译码驱动显示芯片的区别
发光二极管(LED)由特殊的半导体材料砷化镓、 磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。 分段式显示器(LED数码管)由7条线段围成8型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)
显示译码器驱动数码管
BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以Fa~Fg表示)，也称4—7译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示4 ， 即要求同时点亮b、c、f、g段， 熄灭a、d、e段，故译码器的输出应为Fa~Fg=0110011，这也是一组代码，常称为段码。同理，根据组成0~9这10个字形的要求可以列出8421BCD七段译码器的真值表
共阴显示译码器真值表
MSI BCD七段译码器就是根据上述原理组成的，只是为了使用方便，增加了一些辅助控制电路。这类集成译码器产品很多，类型各异，它们的输出结构也各不相同，因而使用时要予以注意。BCD七段译码器驱动LED数码管(共阴)的接法。电阻是上拉电阻，也称限流电阻，当译码器内部带有上拉电阻时，则可省去。数字显示译码器的种类很多，现已有将计数器、锁存器、译码驱动电路集于一体的集成器件，还有连同数码显示器也集成在一起的电路可供选用。
哪位大神帮我用VHDL语言设计一个输出低电平有效的4-7线显示译码器？谢谢！！！！！！！
下面是74LS49的VHDL描述,74LS49就是一个驱动共阴极数码管的译码器: LIBRARY IEEE; USE IEEE.Std_logic_1164.ALL; ENTITY ls49 IS PORT(bl_n:IN ...